-1- (JAPIO)
ACCESSION NUMBER
TITLE
PATENT APPLICANT
INVENTORS
PATENT NUMBER
APPLICATION DETAILS
SOURCE
INT'L PATENT CLASS
JAPIO CLASS

ABSTRACT

97-331323 BULK COMMUNICATION SYSTEM (2000423) NEC CORP NISHITO, KATSUHIKO J09331323, JP 09-331323 97.12.22 96JP-152431, 08-152431 96.06.13 SECT. , SECTION NO. ; VOL. 97, NO. 12. 97.12.22 H04L-012/02 44.3 (COMMUNICATION--Telegraphy); 44.2 (COMMUNICATION--Transmission Systems); 44.4 (COMMUNICATION -- Telephone) PROBLEM TO BE SOLVED: To eliminate a sense of incongruity by a talker due to a delay in voice communication for frame/cell processing by using a means detecting a delay difference between channels so as to detect the delay difference and comparing the delay difference with a maximum permissible delay value, making a call to a channel again when the delay difference exceeds the maximum permissible delay value and discriminating once more whether or not the delay difference is within the maximum permissible delay value and repeating the processing above. SOLUTION: A B1/B2 delay difference detection section 17 uses a control processor 15 to read delay information of each channel and delay correction end information of an opposite station. The control processor 15 sets a proper delay correction value to a B1/B2 delay correction buffer 18 to provide delay correction to each channel. The output subject to delay correction is inputted to a multiplexer section 19, from which the resulting data are multiplexed onto one reception data and inputted to one input of a selector 21. An idle pattern outputted from an idle pattern generator 20 is inputted to the other input. Furthermore, the selector 21 selects its inputs by the control processor 15 and its output becomes reception data to a terminal equipment.

(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号

特開平9-331323

(43)公開日 平成9年(1997)12月22日

(51) Int.Cl.⁸

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 4 L 12/02

9744-5K

H04L 11/02

Z

請求項の数3 OL (全6頁) 審査請求 有

(21)出願番号

(22)出願日

特願平8-152431

平成8年(1996)6月13日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 西戸 克彦

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 後藤 洋介 (外2名)

(54) 【発明の名称】 パルク通信方式

(57)【要約】

【課題】 ISDNを利用したバルク通信方式では、最 大遅延を持つチャネルに他のチャネルが遅延補正するた め、遅延が大きくなる問題があった。

【解決手段】 複数のチャネル間の遅延差を判定する手 段と、該遅延差と予め定められた遅延差規定値とを比較 し、該遅延差規定値を越える遅延差を有するチャネルに 対して、回線の切断、再発呼の遅延差規定値に収まるま で、または規定回数まで繰り返す手段を有し、バルク通 信時の回線遅延時間を小さくすることを目的とする。



1

【特許請求の範囲】

【請求項1】 ISDN網の複数のチャネルを使用して データを分離して送受信するバルク通信方式において、 複数のチャネル間のデータの遅延差を判定する手段と、 該遅延差と、予め定められた遅延差規定値とを比較し、 該遅延差規定値を越える遅延差を持つチャネルに対し て、回線の切断、再発呼を遅延差規定値に収まるまで、 又は規定回数まで繰り返す手段を有し、バルク通信時の 回線遅延時間を小さくすることを特徴とするバルク通信 方式。

【請求項2】 ISDN網に対してISDNインターフ ェースにより複数のBチャネルを発呼、接続して使用 し、高速通信を行うバルク通信方式において、所定のチ ャネルが接続した後、制御プロセッサにより、第1のセ レクタにパタン発生器の出力の選択が行われ、該パタン 発生器のパタン発生を開始させ、第2のセレクタに対し てアイドルパタン発生器の出力の選択が行われ、B1チ ャネル遅延差検出部及びB2チャネル遅延差検出部では 相手局のパタン発生器で生成されたパタンを受信し、自 局のパタン発生器で発生したパタンとの差分比較を行 い、前記制御プロセッサにて前記B1チャネル遅延差検 出部及び前記B2チャネル遅延差検出部よりB1チャネ ルとB2チャネルの遅延差を読み出し、B1チャネルと B2チャネルの遅延差が規定の遅延差以内であれば、該 遅延差をB1チャネル遅延補正バッファ及びB2チャネ ル遅延補正バッファに設定し、前記第2のセレクタに対 して多重部の出力の選択が行われ、前記制御プロセッサ により前記パタン発生器に対して自局にて遅延補正が完 了したことを示すパタンを発生させ、前記B1チャネル 遅延差検出部及び前記B2チャネル遅延差検出部にて、 相手局の遅延補正が完了したことを示すパタンを検出し た場合、前記制御プロセッサに対して通知し、該制御プ ロセッサは前記第1のセレクタを分離部の出力を選択す るように指示してバルク通信を可能とすることを特徴と するバルク通信方式。

【請求項3】 B1チャネルとB2チャネルの遅延差が 規定の遅延差を越える場合には、遅延の大きいBチャネ ルの切断、再発呼を、遅延差規定値に収まるまで、又は 規定回数まで繰り返すことを特徴とする請求項2記載の バルク通信方式。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、統合デジタル網の 通信方式に関し、特に複数のチャネルを使用して、デー タを分離して送受信を行うバルク通信方式に属する。

[0002]

【従来の技術】特開平6-125343はデータの遅延 補正の範囲広げるため、または、バルク通信する速度に 融通を持たせるためのものであり、本発明のバルク通信

平5-236055は、バルク通信時の接続待ち時間を 少くする目的のものであり、本発明は接続後のデータ通 信遅延時間を小さくする目的のものであり、根本的に異 なる。

2

[0003]

【発明が解決しようとする課題】従来のバルク通信方式 では、バルク通信を行う為の遅延バッファでの遅延時間 規定値を設けていない為、最も大きな遅延時間をもつチ ャネルに合わせる方式であり、大きな遅延が発生するこ 10 とである。その理由は、遅延補正バッファでの許容最大 遅延時間を定めていない為、最も大きな遅延時間を持つ チャネルの遅延に、他のチャネルを合わせる方式をとっ ているからである。

【0004】本発明の課題は、統合デジタル網でのバル ク通信時の回線遅延時間を小さくすることである。特に 最近、フレームリレーや、ATMの発達において、音声 を圧縮し、かつフレーム化又はセル化して通信を行う需 要が増大している。このとき、圧縮遅延、及びフレーム 化/セル化遅延が生じる為、この様な音声を圧縮してフ レーム化/セル化して通信を行う場合は特に、従来あま り問題ではなかった回線の遅延が、大きな問題となりう る。

[0005]

20

【課題を解決するための手段】本発明によれば、ISD N網の複数のチャネルを使用してデータを分離して送受 信するバルク通信方式において、複数のチャネル間のデ ータの遅延差を判定する手段と、該遅延差と、予め定め られた遅延差規定値とを比較し、該遅延差規定値を越え ると遅延差を持つチャネルに対して、回線の切断、再発 呼を遅延差規定値に収まるまで、又は規定回数まで繰り 返す手段を有し、バルク通信時の回線遅延時間を小さく することを特徴とするバルク通信方式が得られる。

【0006】又、本発明によれば、ISDN網に対して ISDNインターフェースにより複数のBチャネルを発 呼、接続して使用し、高速通信を行うバルク通信方式に おいて、所定のチャネルが接続した後、制御プロセッサ により、第1のセレクタにパタン発生器の出力の選択が 行われ、該パタン発生器のパタン発生を開始させ、第2 のセレクタに対してアイドルパタン発生器の出力の選択 40 が行われ、B1チャネル遅延差検出部及びB2チャネル 遅延差検出部では相手局のパタン発生器で生成されたパ タンを受信し、自局のパタン発生器で発生したパタンと の差分比較を行い、前記制御プロセッサにて前記B1チ ャネル遅延差検出部及び前記B2チャネル遅延差検出部 よりB1チャネルとB2チャネルの遅延差を読み出し、 B1チャネルとB2チャネルの遅延差が規定の遅延差以 内であれば、該遅延差をB1チャネル遅延補正バッファ 及びB2チャネル遅延補正バッファに設定し、前記第2 のセレクタに対して多重部の出力の選択が行われ、前記 時の遅延時間を少くする目的とは根本的に異なる。特開 50 制御プロセッサにより前記パタン発生器に対して自局に 3

て遅延補正が完了したことを示すパタンを発生させ、前 記B1チャネル遅延差検出部及び前記B2チャネル遅延 差検出部にて、相手局の遅延補正が完了したことを示す パタンを検出した場合、前記制御プロセッサに対して通 知し、該制御プロセッサは前記第1のセレクタを分離部 の出力を選択するように指示してバルク通信を可能とす ることを特徴とするバルク通信方式が得られる。

【0007】さらに、本発明によれば、B1チャネルと B2チャネルの遅延差が規定の遅延差を越える場合に は、遅延の大きいBチャネルの切断、再発呼を、遅延差 10 つのチャネルの発呼、及び接続確認を行う(ステップS 規定値に収まるまで、又は規定回数まで繰り返すことを 特徴とするバルク通信方式が得られる。

[0008]

【作用】チャネル間の遅延差を検出する手段により遅延 差を検出し、該遅延差と最大許容遅延値と比較し、越え ている場合は、再発呼して、もう一度最大許容値内に収 まるか否か判定し、これを繰り返す手段を有する為、遅 延の大きなチャネルが、小さな遅延となる機会を得るこ とが可能となる。これにより、遅延時間の少いバルク通 信の提供が可能となる。

[0009]

【発明の実施の形態】次に本発明の実施の形態について 図面を参照して説明する。図1は、本発明の一実施の形 態を示した構成図である。ISDN網11に対してIS DNインタフェース12を介して制御プロセッサ15が 複数のチャネルを発呼し、送信データを分離して送信を 行い、複数のチャネルより受信した、受信データに対し 遅延補正を行い多重して受信データとするバルク通信方 式の構成図である。ここで、便宜上B1とB2の2つの チャネルにつき示してあるが、以下で示すアルゴリズム 30 は、2つ以上のチャネルを使用する場合にも有効であ る。

【0010】送信データは分離部16において2チャネ ルに分離されセレクタ13の一方となる。セレクタ13 の他方の入力は、遅延差検出用パタン発生部14の出力 である。セレクタ13は制御プロセッサ15により入力 の選択を指示され、その出力はISDNインタフェース 12の送信チャネル入力となる。

【0011】 ISDNインタフェース12の受信出力 は、B1/B2遅延補正バッファ18とB1/B2遅延 40 差検出部17の入力となる。B1/B2遅延差検出部1 7は、パタン発生部14の出力する遅延差検出パタンを も入力される。B1/B2遅延差検出部17は制御プロ セッサ15より、各チャネルの遅延情報と相手局の遅延 補正完了情報を読み出すことが可能である。 B1/B2 遅延補正バッファ18は制御プロセッサ15より、適正 な遅延補正値を設定され、各チャネルに遅延補正を与え るバッファである。B1/B2遅延バッファで遅延補正 された出力は多重部19に入力され1本の受信データに 多重されて、セレクタ21の一方の入力となる。セレク 50 は、パタン発生部14が発生する遅延差検出パタンの実

4

タ21の他方の入力はアイドルパタン発生器20の出力 するアイドルパタンが入力される。更にセレクタ21は 制御プロセッサ15により入力選択指示され、その出力 が端末への受信データとなる。

【0012】次に図2のフローチャートを用いて本発明 の動作を説明する。本フローチャートは制御プロセッサ 15の動作フローである。再発呼回数Nを初期化の為0 と設定する(ステップS1)。次にバルク通信の速度に 応じたチャネル数、例えば128Kbpsであれば、2 2)。次にセレクタ13に対しパタン発生部14の出力 の遅延差検出パタンを選択指示を行う(ステップS 3)。次にパタン発生部14に対し、遅延差検出パタン の発生開始を指示する(ステップS4)。次にセレクタ 21に対し、アイドルパタン発生器20が発生するアイ ドルパタンを選択出力する様指示する(ステップS 5)。次に遅延差検出部17より各チャネルの遅延時間 Ti -Tn を読み出す(ステップS6)。次にTi -T ain (iは各チャネル、Tain は最小遅延時間)により 20 B1とB2の遅延差を計算する(ステップS7)。

【0013】次にTi -Tain がT(Tは遅延差規定 値)以下であるか否か(Ti-Tain≤T)を判定し、 全て、規定値以内であれば、ステップS9に、規定値を 越えるものがあれば、以下のステップ15に従って処理 される(ステップS8)。次に遅延補正バッファ18へ 遅延補正値Tmax -Ti (Tmax は全チャネルの最大遅 延値)を設定する(ステップS9)。次にセレクタ21 に多重部19の出力を選択指示する(ステップS1 0)。次にパタン発生部14に遅延補正完了パタン送出 を指示する(ステップS11)。次に遅延検出部17よ り相手先遅延補正完了情報を読み出す(ステップS1 2)。相手先の遅延補正が完了していれば、以下のステ ップ14に、していなければステップ12に従って処理 される (ステップS13)。

【0014】上記ステップS13にて相手先の遅延補正 が完了していればセレクタ13に対して分離部16の出 力を選択指示する(ステップS14)。上記ステップS 8にて、Ti -Tmin がT以下であるか否か(Ti -T min ≦T)を判定し、規定値を越えるものがあれば再発 呼回数を1つカウントアップする(ステップS15)。 次に、再発呼回数Nと最大再発呼回数Mとを比較して、 NがM以下(N≦M)ならば以下のステップS17に、 NがMより大きい(N>M)場合は上記ステップS9に 従って処理される(ステップS16)。ここで、上記ス テップS16にてNがM以下の場合、Ti - Tain > T となったチャネルに対して切断、再発呼、接続確認を行 い、上記ステップS6へ戻る。

【0015】次に図1のパタン発生部14が発生する遅 延差検出パタンの実施例を図3を用いて説明する。図3

5

施例である。本パタンはパタン発生部14にて生成され同一フレームにて各チャネルに送信される。 250μ sec17レームで、1 ビット目と9 ビット目が同期パタンであり1と0の交互パタンである。2 ビット目のCは遅延差補正完了ビットであり、補正中の場合は、0を補正完了後は1を立てる。3~8、10~16 ビットはそれぞれ上位カウント値、下位カウント値であり、0から 2^{13} までカウントし、、また0へ戻りカウントアップする。本例の場合 250μ sec $\times 2^{13}$ まで遅延検出可能である。

[0016]

【発明の効果】第1の効果は、回線遅延の少いバルク通信を提供することにある。これにより、フレーム化/セル化された音声通信にできる限り遅延による話者の異和感を無くす効果がある。

【0017】その理由は、複数のチャネル内で最小遅延のチャネルから遅延規定値内に他の全チャネルの遅延を押えるからである。

【図面の簡単な説明】

【図1】本発明の一実施の形態の構成図である。

【図2】本発明の一実施の形態の動作を示すフローチャートである。

【図3】本発明の遅延差検出を行う為のパタンの一例を

示した図である。


【図4】従来技術の構成図である。

6

【符号の説明】


- 11 ISDN網
- 12 ISDNインタフェース
- 13 セレクタ
- 14 パタン発生部
- 15 制御プロセッサ
- 16 分離部
- 10 17 遅延差検出部
 - 18 遅延補正バッファ
 - 19 多重部
 - 20 アイドルパタン発生器
 - 21 セレクタ
 - 31 分離回路
 - 32 多重回路
 - 33,34 パタン符号器
 - 35 可変遅延回路
 - 36,37 パタン復号器
- 20 38 制御プロセッサ
 - 39 LAP-D処理部
 - 40, 41, 42, 43 セレクタ
 - 4.4 回線インタフェース


【図1】



_

[図2]





C: 遅延差補正完了ビット 1: 定了. 0: 補正中

